本帖最后由 钰龙韵电子 于 2023-5-18 09:01 编辑
长久以来，我们除了累积丰富的调音经验，还不断地专注研究数字音频技术对声音的影响，并通过实际听音体验寻找最佳的音质改善方案， 我们的JIC处理系统(Jitter andInterface Control System)至今已发展到第五代，并率先应用在新产品AQUILA III（天鹰座三代）上， 本文具体讲一讲这个系统的特点。 AQUILA III整体设计采用我们最新的框架设计方案，其中包括ARM MCU协同控制的FPGA、DAC、模拟电路 。其中FPGA内集成USB音频界面模块、 SPDIF接收和时钟恢复/PLL（数字锁相环）模块、输出FIFO数据流模块，所有模块完全采用硬件代码编写，没有插入任何的CPU软核心，其开 发难度之大，调试时间之长，超过钰龙以往的产品。 1.纯硬件组成的 FPGA内置USB 音频界面 FPGA内置的USB设备采用USB ULPI芯片作为USB PHY，用于USB数据的收发桥接器，FPGA通过 ULPI协议实现USB设备的所有的设备请求和数据传输， 这里统称为 USB设备。传统USB设备是通过单片机（以下统称CPU，内存称RAM）进行设备请求和数据交换，这样的框架在数据交换的时候，会受 CPU RAM速度的影响，如果存在非USB操作的用户程序，也有可能会干扰USB数据的传输。说到USB传输的影响，这里不得不说一下USB音频数据传 输的类型。USB音频的数据传输类型为USB同步传输，同步传输的特点和其它类型不同，它是不会进行数据握手（hand）操作（可以理解为数据收 发反馈），并且HOST（HOST理解为PC端，DEVICE理解为USB设备）发送数据时，即使到达设备端的数据CRC16校验出错也不会进行重传操作，通俗 一点的讲，就是HOST只管发数据，不管DEVICE是否能正确的接收到数据。基于这样的过程，你就会发现USB设备对数据收发就要有非常快的响应 速度，并且在这一时段内留出够大的RAM空间给USB设备程序操作，这就对CPU的性能有非常高的要求。基于这些客观因素，使用FPGA开发USB设备 其优势就非常明显了。 AQUILA III FPGA内置的USB模块主要由：底层的ULPI协议模块，USB标准请求，类请求模块（包含端点传输模块）组成，如图所示
底层ULPI协议 与 标准请求和类请求并行运行，在进行数据交换时就可以形成一个完整的数据流水线，因在传输过程中各个模块是并行且独立运行的， 并不存在像单片机运行过程中有着CPU RAM资源上的竞争，数据收发的响应速度自然也是单片机所不能比的，基于这种结构就可以进一步减少了USB数 据传输过程中受到的影响。此外， AQUILA III USB 音频界面最大采样之所以能完美的支持到PCM1536K DSD1024，也源于这一套流水线级的数据传输， 其数据传输带宽远远超过USB2.0的带宽，从而保证USB音频设备运行在超高采样下的数据完整性。（很多朋友们可能不理解，我用不到那么高的采样 率，买这么高采样率的产品是不是浪费了？这和玩USB线材是一样的道理，更高级的线材是可以更好的增强信号传输过程中的抗干扰性，从而减少数 据传输过程 中所受到的影响，进而就可以做到更好之声音表现，而我们的界面，更宽的带宽除了传输更稳定，也可以做到更好之声音表现） 2：FPGA内置S/PDIF接收解调/SPDIF时钟恢复/PLL锁相环模块。 FPGA内部集成了SPDIF接收模块，最大采样可支持到PCM384K ，DSD128（DOP模式），其完整实现了IEC60958标准规范。 FPGA还集成了SPDIF 时钟恢复 模块，说到时钟恢复 ，这里又不得不说一下时钟同步，时钟同步字面上的意思就是跟发送SPDIF信号的源时钟进行同步还原，而时钟恢复后的MCLK是 会输出到DAC芯片参与 DA转换的，那么还原后的MCLK的性能就会直接影响到DA的性能，它是影响声音最重要的部分（这里要了解时域和频域方面的知识， 涉及太多内容，在此不细述）。 AQUILA III FPGA内部集成了自主研发的高精度数字锁相环，同步恢复后的时钟误差可控制在几十ps内。 其性能优于市 面上常见的SPDIF解调芯片方案。 3 FPGA FIFO缓冲输出数据流管理 传统的USB 音频界面模块（独立芯片或者板载）或外部SPDIF接收芯片都是将音频数据转换成I2S或者左（右）对齐接口输出(以下统一称为I2S)，直接到 DA芯片解码，数据传输流程就是这样的： USB/SPDIF-->I2S-->DAC 更高级一点的有像FPGA或者CPLD这样的芯片对数据进行缓冲，并再次输出I2S数据，这样数据传输流程变得复杂，在各个芯片之间转接，类似这样的： USB/SPDIF-->I2S发送-->I2S接收-->采样数据FIFO缓冲-->I2S发送-->DAC 从前面USB和SPDIF讲解中就可以发现，无论是USB模块 ，还是SPDIF都是在FPGA内部实现，那么自然就不用先转换 I2S，那么数据传输流程就是这样的： USB/SPDIF-->数据FIFO缓冲-->I2S-->DAC 减少数据转接的流程，并且SPDIF USB数据都是在FPGA内部完成，这样可以更进一步的减少数据传输过程中受外部因素的影响，从而保证数据的完整性。 数据流FIFO管理模块还整合了对DSD PCM DOP数据流实时监控管理，保证在数据格式或者采样切换的时候能及时反应进行静音，关闭DA转换过程中因短 暂时钟失锁而产的爆音。 4：单片机协调控制，AD采样实时动态频谱显示。 简单方便的操控，视觉感受直接的动态频谱，除此之外我们还提供了更加个性化的自定义界面显示（此部分为针对有动手能力的人开发，并不适用所有用户） 以上介绍AQUILA III性能超前的USB界面，抖动性能优秀的时钟处理流程，单片FPGA内高集成度高协调性的数椐流管理。 长期积累的调音经验和独家DA模拟电路架构，将这些数字信号处理技术和实际听感融合起来，最终开发出这台集合各种黑科技之解码耳放一体机——AQUILAIII。
| 
粤公网安备 44030602000598号 耳机大家坛、www.erji.net、网站LOGO图形均为注册商标 
IP卡
狗仔卡
发表于 2023-5-10 08:11
收藏
分享
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡
楼主
