高举“三个代表”伟大旗帜，撩开时基误差的神秘面纱！-->af2000转移

Zoson

我贴那模拟电子一日通里提到过JITTER, 简单明了, 这东西没什么好争议的, 量化计算都不麻烦.

老干部

还有一点，PLL所表现的性能。
对于长零长一或类似同步位的数字音频信号会否误判，以至于锁不住。

PLL在信号读取（非指机电司服），缓存，时钟再生，D/A等都有用到。

另外JITTER可能出现在数字处理的各个环节，并非只在A/D。

MCV

以下是引用kknd在2002-11-17 10:29:00的发言：
[QUOTE]--  作者：ngok
--  发布时间：2002-11-17 0:01:00

--  
为什么discman开防震也就是开缓存以后音质普遍下降？

我对discman的防震功能的具体细节不很清楚，就瞎猜一下吧，还请懂行的指教。
discman防震缓存技术和HI-END机出发点不同，HI-END机为了减小时基误差有很多措施，缓存技术只是其中一个设计思路，其他比如高精度时钟、专利的数字滤波处理等都是discman不具备的，为了减少脉冲上、下沿，使用的是高速TTL电路及SRAM存储器，以及各种检错、纠错手段，目的都是使数字信号误差最小。
而discman缓存只是为了防震，且由于成本及耗电考虑，主要使用CMOS器件，存储器使用的是DRAM，学过电脑的都知道，SRAM和DRAM在速度上相差不是一个数量级，价格也是如此。所以discman防震缓存技术也许能使时基误差减小，但其带来的脉冲边缘问题不知比时基误差大了多少倍。

[/quote]
我还有有一些疑惑：
1.SRAM理论上的确比DRAM快，但是实际上我们用到的SRAM芯片与DRAM芯片相比，并不会更快。即使更快，也和脉冲的上升下降时间无关，这两个速度完全是不同的概念。数字信号的上升与下降时间主要取决于驱动能力和输出负载电容的大小。
2.就实际的电路而言，CMOS电路的速度早就超过了TTL，甚至ECL。全部采用TTL的大规模数字电路几乎是不可想象的，PLL也许可能是双极型的，RAM和那些DSP就必然是CMOS的。
3。脉冲边缘问题难道不也是造成Jitter最终导致音质劣化？

[此贴子已经被作者于2002-11-26 0:22:26编辑过]

kknd

1、SRAM设计工作频率很高，因此脉冲上下时间在设计时也必须考虑尽量低，而低速DRAM就没那么多讲究了，所以这里说SRAM好是因为其为高频工作的优化设计很有利。
2、现代科技进步使得电子技术飞速发展，CMOS电路工作速度超过TTL不是新闻了，但这种高速CMOS电路价格可比普通CMOS电路高多了，对成本敏感的便携设备恐怕是能不用就不用吧？3、JITTER问题是脉冲边缘问题的一种，在这里为了便于理解才分开的，这里的JITTER专指时钟相关的问题。

MCV

以下是引用kknd在2002-11-26 8:06:00的发言：
1、SRAM设计工作频率很高，因此脉冲上下时间在设计时也必须考虑尽量低，而低速DRAM就没那么多讲究了，所以这里说SRAM好是因为其为高频工作的优化设计很有利。
2、现代科技进步使得电子技术飞速发展，CMOS电路工作速度超过TTL不是新闻了，但这种高速CMOS电路价格可比普通CMOS电路高多了，对成本敏感的便携设备恐怕是能不用就不用吧？3、JITTER问题是脉冲边缘问题的一种，在这里为了便于理解才分开的，这里的JITTER专指时钟相关的问题。

1.就单独的芯片而言DRAM的速度已经不比SRAM慢了，比方说DDR SDRAM可以轻易做到500MHz，RAMBUS更快，这已经超过了以前P3与Athlon的L2 cache用的SRAM芯片的速度了。因此在脉冲的上升下降延方面，DRAM也必须得非常考究。何况DRAM的成本和容量优势根本不是SRAM能比拟的（大家对现在的内存条的容量和价格以及速度都是印象深刻吧）

2.现在的现实是，线宽越小的CMOS工艺成本越低（因为die size小），速度越快，功耗越低。而SRAM以及DSP之类的数字电路已经复杂到了无法用TTL实现的程度了（关键还是功耗问题，就算TTL每门只有1mW的功耗——当然是不止的，那么一个很一般的1百万门的数字电路的功耗就将达到1mW*1000000=1kW！显然是不可能实现的）因此，即使是Hi-end器材，里面的数字电路也必然是CMOS的。

3.同意

[此贴子已经被作者于2002-11-26 12:31:05编辑过]

MCV

我还是期待数字技术的发展能够最终解决Jitter问题。在10GHz超高速数字电路里面使用的PLL技术会是一个可能性，这些锁相环能够提供10ps量级的超低抖动。等到数字技术的发展使得我们能够很便宜的应用这些技术的时候，Jitter也不足为惧了。

kknd

误会，是我没说清楚。
这里的TTL电路与CMOS电路指数字接口电路，这里是产生JITTER的重灾区之一。
另外，DDR并非是速度快，而是其可以利用脉冲上下沿都传递数据，现在的家用计算机系统总线也就133MHZ（不是前端总线）；RAMBUS速度就更慢了，但是其有非常大的带宽。电脑技术有所不同的是：频率不是主要问题，带宽才是重点。
举个例子：用容量1升的碗舀水，每分钟可以舀60次，用70升的桶每分钟可以舀一次，那么10分种可以舀700升，而碗只能舀600升，但不能说桶舀水的频率比碗快。
就CPU而言，其内部的SRAM可以以CPU同频的速度（比如1GHZ）运行，这个速度是DRAM达不到的。
另，你说的PLL技术是减小JITTER的很有效方法之一，已经有很多厂家应用了这个技术减小JITTER

mcv

以下是引用kknd在2002-11-26 13:47:00的发言：
误会，是我没说清楚。
这里的TTL电路与CMOS电路指数字接口电路，这里是产生JITTER的重灾区之一。
另外，DDR并非是速度快，而是其可以利用脉冲上下沿都传递数据，现在的家用计算机系统总线也就133MHZ（不是前端总线）；RAMBUS速度就更慢了，但是其有非常大的带宽。电脑技术有所不同的是：频率不是主要问题，带宽才是重点。
举个例子：用容量1升的碗舀水，每分钟可以舀60次，用70升的桶每分钟可以舀一次，那么10分种可以舀700升，而碗只能舀600升，但不能说桶舀水的频率比碗快。
就CPU而言，其内部的SRAM可以以CPU同频的速度（比如1GHZ）运行，这个速度是DRAM达不到的。
另，你说的PLL技术是减小JITTER的很有效方法之一，已经有很多厂家应用了这个技术减小JITTER

hehe，所谓脉冲上下延都能传输数据，那指的是时钟信号的上升下降延都能用作触发信号，在时钟频率不变的前提下就可以达到两倍的数据传输率，时钟频率虽然不变，数据线上的速率可是不会不变的，否则还要DDR干什么。
此外，RAMBUS的频率比DDR更高，因为RAMBUS的数据总线只有16bit。
CPU内部的SRAM的确是很快，但是我的前提是作为独立的芯片，另外CPU的cache又能有多少容量？
我谈到的PLL技术相信现在还没有任何一家音响厂家应用。
顺便提一句，现在PC的总线技术是有向串行化发展的趋势，USB，IEEE1394，serial-ATA一直到Hypetransport，PCI-Express全部都是基于极高频率的串行技术。

MCV

初来贵坛，还请各位大虾多多指教。
我是学生，现在的方向是IC design，可惜对模拟电路和电声技术实在是一窍不通。
大概电声技术里面懂一点的就只有jitter了吧。[em03][em03][em03]

[此贴子已经被作者于2002-11-26 15:57:20编辑过]

kknd

hehe，所谓脉冲上下延都能传输数据，那指的是时钟信号的上升下降延都能用作触发信号，在时钟频率不变的前提下就可以达到两倍的数据传输率，时钟频率虽然不变，数据线上的速率可是不会不变的，否则还要DDR干什么。
此外，RAMBUS的频率比DDR更高，因为RAMBUS的数据总线只有16bit。
CPU内部的SRAM的确是很快，但是我的前提是作为独立的芯片，另外CPU的cache又能有多少容量？
我谈到的PLL技术相信现在还没有任何一家音响厂家应用。
顺便提一句，现在PC的总线技术是有向串行化发展的趋势，USB，IEEE1394，serial-ATA一直到Hypetransport，PCI-Express全部都是基于极高频率的串行技术。
--------------------------------------------------------------------------------

又查了一下资料，的确是我搞错了，投降投降！
关于PLL技术，现在音响厂家用的是二级锁相技术，至于MCV说的PLL新技术，还请指教。

MCV

又查了一下资料，的确是我搞错了，投降投降！
关于PLL技术，现在音响厂家用的是二级锁相技术，至于MCV说的PLL新技术，还请指教。

指教谈不上，我是看论文的时候无意间看到的。
他说这是一种专利技术，利用某种数字技术取代传统PLL的环路滤波器（听起来很玄乎，好像不是一般的数字锁相环），可以提供极其稳定的时钟信号。因为10GHz数字芯片的一个时钟周期才100ps，如果jitter稍微大了一点，结果必然就是死翘翘。所以就有了这么一种看上去很先进的技术。

[此贴子已经被作者于2002-11-26 16:13:25编辑过]

kknd

稳定是一方面，还有各单元间同步也相当重要。

MCV

以下是引用kknd在2002-11-26 16:29:00的发言：
稳定是一方面，还有各单元间同步也相当重要。

对对，这也是这种PLL的一个重要功能。
由于频率太高，时钟线上的延迟开始变得重要。
为了能够保证整个芯片的时钟信号同步，在时钟树的某些地方要插入PLL，并让它提前一定的相位，以补偿线上的延迟。

螺旋测微器

以下是引用老干部在2002-11-26 0:05:00的发言：
另外JITTER可能出现在数字处理的各个环节，并非只在A/D。

这是对的。但是关于这点，我想解释一下，因为数字音频信号相对模拟信号来说从时间轴上本身就是离散分布的，象 SPDIF 数据流是单向的串行信号，左右声道数据和时基同步信号都是以一定的编码形式传输的，所以如果说数字jitter对音质有影响，那是否也可以说编码方式、解码方式、串行并行转换等等都对音质有影响？这样说就有点泛化了。包括 CD 上的数据也可看成是编码的串行数据流，WAVE 文件格式也是，总不能说无损的文件存储格式对音质有影响。

所以我的观点是就纯数字音频来说，衡量是否对音质产生不可恢复的影响就只有误码率，jitter低说明信号质量好，避免误码的富裕量大。在A/D、D/A这两个环节上，jitter是直接对音质产生影响，说jitter对A/D、D/A影响，其实意思就是指在这两个环节上，jitter才真正对音质产生了不可恢复的影响。

georgej

偶迟到了，还有学分吗？只要混个60分及格就可以了，没板凳了，就坐课桌上了。

螺旋测微器

CD放冰箱里冻一下音质会更好？CD上贴张纸音质会更好？CD机上压块砖音质会更好？呵呵！今天我们不讨论这些，我们来聊聊时基误差，俺先提10个问题，大家一起交流探讨。

1、什么是时基抖动误差（jitter）？

2、时基误差和A/D、D/A以及音质的关系？

3、CD的时基误差？

4、线材的时基误差？

5、时基误差与数字音频复制的关系？

6、时基误差可消除或减少吗？

7、CD机内DSP芯片的 RFCK、WFCK 信号意味着什么？

8、分离式的转盘和解码器对减少时基误差有利吗？

9、时基误差真的是个大问题吗？

10、除了误码和时基误差，是否还有其它改变数字音频的因素？

Zoson

螺旋老哥，图来了，不知道对不对。

cxz-cj

提高班的可以研究一下这个帖子。

灵洲

动手牌！！！！！！！！！！看看！

mc鲁迅

有意思