[原创] 从47电路谈起——个人做47电路的总结

悄悄豆

下面是引用goldzhou于2004-12-15 9:23 PM发表的 :
...0.47uf和100K电阻构成的高通网络
其转折频率是1000000/（0.47*100k）=21Hz,客观的说，偏高了，我觉得至少把电容改成1u,转折频率变成10Hz更加好一些。...

您好象算错了，应该是f=1/2πRC（R：欧姆，C：法拉），所以8000uS就对应于20Hz了，按照公式f=1/（2*3.14*100000*0.47/1000000)=3.3Hz,或者简单点f=160000/(100K*0.47)=3.4Hz。

好久没有看到这么好的贴子了，基础的技术讨论总让人受益非浅。

悄悄豆

BJT输入的OP和J-FET输入的相比，失调是要差些。
关于+-相端输入阻抗的平衡问题，RA-1做得很好，很多朋友对这个耳放感兴趣，我没看出来，有一次KOP在MSN上提醒过我，RA-1的妙处在这里。
关于+-相端输入阻抗在有电位器的情况下的平衡问题，Walt Jung multiloop topology(Walt Jung多重反馈环)作了尝试，可以到他的网站上下载资料看看，这个技术在PPA上面也有应用，我在做我的OP+DB时最后一版也加上了这个东西，不过切入点与它不一样；不过从理论上说Walt Jung multiloop topology也是一个权宜之计，只要电位器与OP之间没有隔离，Walt Jung multiloop topology也只能是在一个区域内近似平衡，当然元件取值得当才行，还有一些影响到它的因素——比如输入电平、放大器的增益和耳机的灵敏度，我计算过PPA中Walt Jung multiloop topology的平衡性能并不好。KOP做过用DB进行隔离的实验，据说效果不是很好，我想应该有一些其他的因素影响。我感觉要做得彻底平衡，可能只有隔离，不过这样做，电路就完全没有47简单明快的风格了。

悄悄豆

下面是引用小卓于2005-01-15 4:29 PM发表的 :

请问ＣＤ里的ＤＡＣ输出部分也是这么算的吗？
那为什么ＤＡＣ输出到后面运放的电容有的加１０ＵＦ有的加４７ＵＦ，输出到端子的耦合电容也是１０ＵＦ或４７ＵＦ的．

理论上这样的。
至于为什么DAC输出到OP的耦合电容有的加到10UF以上，我想可能是为了低频段的频响曲线更平直，输出到端子的耦合电容更大的原因是由于负载阻抗的不确定，能够保证在更低的负载阻抗上得到更好的低端响应。

正好前两天和山芋讨论47输出直流电位的问题，我的意见是保留输入电容，把第一级OP的输入和反馈端电阻调整到相等，输入端的接地电阻用3K3（=10K//4K7）与反馈端相当，由于输入电容的隔直流作用，在DC段上OP的直流输出电位不受电位器调节的影响。当然此时输入信号的低频响应会受到输入电容影响变成112Hz，因此输入电容必须加大，建议用10uF以上的无极性优质电解。
我认为如果能保证输出端的直流电位，保留输入电容比保留输出电容更可取，一是因为负载有更多的不确定性，二是因为输入隔直流的作用能够回避电位器调节过程对阻抗失调的影响，三是因为小容量的无极性电容成本更低、也更好找。