不懂Jitter是什么的进来补课-->af2000转移

A-guy

先讲最简单的，one sigma jitter：信号的一个周期内的累计抖动。这是最不可靠的指标，最容易看起来性能比较好。通常在测量的时候需要取平均值，不然很容易出错。

短期与长期抖动 (short term, long term jitter)
这个问题比较复杂，估计讲得太深入不好理解，简单讲定义过于形式也不容易明白。

简单地讲，一般在进行jitter测量的时候会去建立一个测量滤波器以限制测量带宽。不过首先要明确这个测量带宽与被测振荡器的频率无关，它是抖动测量的带宽。说抖动带宽不好理解，实质上抖动在是一种时域上的误差，是信号有效边沿在相位上的偏离，也就是相位噪声。说到噪声就比较好理解带宽的问题。

众所周知，测量有限带宽内的噪声的总功率与被测带宽是相关的。在short term or long term jitter测量时不同的测量滤波器将导致完全不同的测量结果（如果jitter 以 ps 来计算）。当测量滤波器的截至频率往上提高 short term jitter的测量周期(term)就会越小，其极限是趋于 one sigma jitter.  当测量滤波器的截至频率下行到10Hz以下就进入long term jitter的范围，截止频率越低，测量时间就越长。其极限是趋于老化率。


从以上叙述可以看出信号的jitter若以 ps 来计算将会具有很多不确定性，不同的测量带宽将会导致很大的差异。所以对于要求严格的应用，业界一般都采取测量相位噪声的方法来评估抖动的大小。同是标称为 1ps 抖动的时钟源在性能上可能会有天渊之别，这可以让厂家有更多玩把戏的空间。所以音响界喜欢以 ps 来标称抖动性能。



BTW, to 甩师傅

hotpoint所讲 wadia 用 dsp 技术来减低抖动，并不是说用dsp来处理数字音频信号使之抖动降低，这从理论上来讲是不可能的。 而是指用 dsp 来构建一个数字锁相环配合低抖动的vcxo来达降恢复时钟的抖动。 用dsp来做 dpll 的确是可以得到很好的性能，但关键要看其pll算法是否合理得当。

A-guy

以下是引用甩袖汤在2003-3-21 11:52:00的发言：
谢谢A-guy的详解，受益匪浅。限于自己掌握的知识，尚不能理解透彻。是不是可以这样认为：如果用ps来考量jitter时，只能判断时钟脉冲边缘在时间轴上的偏移量，要选定脉冲在上升到的某一幅度（比如1/2VDD)的时刻来测量。但ps不能表明时钟脉冲整体形状的好坏和变化的规律性。实际上，脉冲方波形状是不规则的，除了基本形状不规则变化外，波形边沿还有很多高次谐波造成的干扰毛刺。测量时，选用的测量滤波器的带宽范围越小，反映基本波形就越理想，测出来的ps也就越小。A-guy说的同是1ps的晶振，表现出来特性的千差万别是不是就是指它们输出脉冲波形的形状和形状稳定程度的不同。因此，好的产品除了表示jitter参数以外，还要表示相位噪声指标。那么，Singlesidebandphasenoise是如何测的呢？

1。通过在示波器上观看时钟信号形状来评估抖动甚至相噪的大小并不科学，不严谨。要准确测量抖动大概要10GHz带宽的 DSO（数字存储示波器），1GHz以下的示波器没有测量抖动的可能性，莫非阁下有这等好货......    时钟信号的样子即使看起来很丑，甚至有点接近正弦波并不代表其抖动会大，其中没有必然联系。 类似的，相同或相近性能的时钟源在示波器上看起来样子也可能相差很多。

我并不是教授，我还没有责任也没有能力把复杂的测量在三言两语中深入浅出，非常抱歉......

2。请教螺旋兄如何得出 100ps RMS jitter相当于D/A后20KHz信号上0.0012%的 THD+N 还要不加权？  按照我的理解，抖动对DAC的影响与DAC的结构有关，如何能得出以上定量的结果？


BTW, 我正在开发一个 DPLL+FIFO 的电路，用于 jitter reduce设计目标是 15-18ps RMS 测量带宽为 10Hz-100KHz。具体一点的概念就是：如果 CS8414 的 jitter是 200ps RMS，则这个电路的抖动 <1ps RMS。

A-guy

1. 我没有提到过相位噪声用 ps 来作为单位衡量，这是错误的。偏离载波 *Hz 处的相噪用  -*dBc 来表示。

2. 哦，了解螺旋兄的算法了。但是，请注意，撇开外部的模拟滤波器，对于任何DAC，抖动对信号质量影响是全局的，与信号源的内容和量化精度无关。在这里计算抖动对信号的影响，应该使用信号的载波。所以说对于不同类型的DAC，抖动对信号质量的影响不同。
   事实上，在经过 DAC 后续的模拟滤波后，高频信号往往被平滑。因此，抖动对高音频信号的影响小于低音频信号。而人耳对高音频信号的敏感程度高于低音频信号，所以觉得好像抖动反映出来就是高频毛噪，其实不干净的臃肿含混的低音也是一种表象。  我不懂心理/生理声学，不当之处还忘指点。
   对于螺旋兄所讲的例子，对于44.1KHz采样注意（前提是没有进行超取样）按照我的观点至少应为 0.0027%。如果进行8倍超取样则 100ps 的抖动至少会带来 0.02% 的附加失真。不幸的是，往往我们采用 CS8412/4 来进行时钟与数据恢复，在较理想的情况下其输出时钟抖动在 200ps。也就是说即使采用pcm1702/4，pcm63 等优质的 DAC Chip 也至少会有 0.04%以上的失真。
   可见，时钟信号的质量对于数字音频设备来说是至关重要的。

3. 即使到达千兆依然可以是方波，关键看电路的要求。一般来讲有：正弦波、剪切正弦波、方波，这3大类。方波根据不同的逻辑电平和接口分为很多种不同的输出形式。不过晶体振荡器的频率的确不会很高，一般即使高次谐波晶体振荡器也都在200MHz以下。


Again, 吾非好为人师者，只是希望大家能够少走些弯路而已。理论的东西太单调，只需know how即可。

如果大家有兴趣可以到 发烧音响diy（老包的论坛 http://www.andiy.com/bbs/index.asp?action=show ）去翻看一些我（wilson）以前的贴子，希望能有所帮助。


Just smile to me, if you wish.   No war!   If war, I like to be a winner! ^_^

A-guy

以下是引用螺旋测微器在2003-3-24 14:04:00的发言：

这一点俺有不同见解，采样频率的抖动影响与模拟采样信号频率密切相关，而且是信号频率越高影响越大。能否请A-guy兄列出具体计算公式？

对于数据的采集那是正确的，但我们现在讨论的是模拟信号的还原，即 DAC 部分，different story

A-guy

以下是引用AthlonXP在2003-3-24 13:31:00的发言：
就凭人耳朵就不要那么折腾了
前一阵子倒是看到消息说intel正在考虑解决这个问题，不过人家的时钟都过5GHZ了
当然总会有人说我能听出来，我相信，你用“心”去听，什么都听得出来

建议有机会去听一下 hi-end 的器材，然后再去考虑是否值得为耳朵折腾下去......

A-guy

我是一个技术人员，我将所学所识与各位讨论和分享对我来讲没有任何好处，因为不见得我可以得到提高...... 但我依然这么做了，人就是这个样子，哈哈

1，升频：我讲过无数次，ASRC base 的 de-jitter 不是终极的方法，存在很多问题。用的时候要权衡利弊。8420就是一个例子。

2，升比特： 这只是商业操作，实时上处理后的信号精度不可能超过原始数据，对于 CD 应用就是 16Bit.

3，Hi-end 与 jitter。 如果各位不相信有 jitter 的存在，将永远不可能达到 hi-end 甚至是 mid-fi。

4，数据与时钟恢复： 性能大概只会跟信号源的抖动和本地时钟的抖动相关。

5，失真： 现在大多给出的指标是 THD+N ，这大概只有参考价值， IMD 是一个很关键的参数也是很苛刻的参数，大概都不会给出来。


如果各位觉得我讲地是废话， so, forget me. I never mind. 真理只会掌握在一部分人手上。 Good luck!

[em07]

A-guy

以下是引用甩袖汤在2003-3-25 16:06:00的发言：

这样说我都不敢跟您讲话了，拿喝酒做比喻，您知道的东西够我喝几壶，醉了还不知道北呢。

不会不来了吧，以后如果不来就去老包那里找，呵呵。

呵呵，我只是觉得在谈下去大概也是徒劳，大家都有自己的观点和理念，没有任何人会去改变。新事物不见得每一个人都能接受，我既不是教授也不是什么业内名人，当然没有什么影响力。既然大家都在浪费时间还倒不如尽快打住做些有意义的事情。[em03]

子曰：三人行必有吾师焉。各位师傅也给了小弟很多指导和启发，不过我依然坚持我的观点不会改变，我相信实践出真知的道理...... [em07]

[此贴子已经被作者于2003-3-26 10:44:09编辑过]